(19) **日本国特許庁(JP)**

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2004-191574 (P2004-191574A)

(43) 公開日 平成16年7月8日(2004.7.8)

			(43) 公開日	平成16年7月8日 (2004.7.8)				
(51) Int.C1. ⁷	FI			テーマコー	ド (参考)			
GO9G 3/36	G09G	3/36		2H093				
GO2F 1/133	GO2F	1/133	550	3K007				
GO9G 3/20	GO9G	3/20 €	611A	5C006				
HO5B 33/14	GO9G	3/20 €	621B	5C080				
	G09G	3/20	623F					
	審查請求 未	請求請求項	[の数 12 O L	(全 21 頁)	最終頁に続く			
(21) 出願番号	特願2002-358380 (P2002-358380)	(71) 出願人	000002369					
(22) 出願日	平成14年12月10日 (2002,12.10)	(12)	セイコーエブン	ノン株式会社				
V-=	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	東京都新宿区西新宿2丁目4番1号						
		(74) 代理人						
		, , , , , , , ,	弁理士 上柳	雅嘗				
		(74) 代理人	100107076					
		. ,	弁理士 藤綱	英吉				
		(74) 代理人	100107261					
			弁理士 須澤	修				
		(72) 発明者	小澤 徳郎					
			長野県諏訪市力	和3丁目3番	5号 セイコ			
		ーエプソン株式会社内						
		Fターム (参	考) 2H093 NA16	NA53 NA54	NA80 NC03			
			NC10	NC13 NC15	NC16 NC28			
			NC29	NC34 NC59	ND49 ND50			
				最終頁に続く				


(54) 【発明の名称】電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法

(57)【要約】

【課題】メモリをサブ画素間で共用する。

【解決手段】メイン画素Pは、4個のサプ画素PSと、メモリMの、Mbと、TFT50、60及び61を備える。第1モードでは、TFT50がオンする期間にサプ画素PSのTFT51、54が順次オンして、信号8m、8m+1が書き込まれる。一方、第2モードの書込期間にあっては、TFT50及び60がオンして信号8m、8m+1がメモリMの、Mbに書き込まれる。読出期間にはTFT60及び61が交互にオンしてメモリMの、Mbの記憶内容がサプ画素PSに書き込まれる。

【選択図】 図2



【特許請求の範囲】

【請求項1】

複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられたサブ画素と、複数の前記サブ画素を有するメイン画素とを構え、前記メイン画素は、M (Mは自然数) ピットの画像データを記憶する 1 個以上のメモリを構え、前記メモリ 1 個当たりに対応付けられる前記サブ画素の数が 1 を超える電気光学パネルの駆動方法であって、

第1モードでは、N(N≥M、Nは自然数、)ピットの画像データに基づいて前記各サブ 画素にNピットの階調を表示させ、

第2モードでは、前記各メモリにMビットの画像データを記憶するとともに、前記各メモ 1 リと対応付けられた前記サプ画素にMビットの階調を表示させる

ことを特徴とする電気光学パネルの駆動方法。

【請求項2】

前記第1モードでは、Nピットの画像データに基づいて生成された信号を前記各サプ画素に書き込み、

前記第2モードでは、前記メモリにMビットの画像データを記憶し、前記メモリから読み出した画像データに基づいて、当該メモリに接続される前記サブ画素に共通してMビットの階調を表示させる

ことを特徴とする電気光学パネルの駆動方法。

【請求項3】

【請求項4】

前記メモリは、データとこれを反転した反転データを選択的に出力することが可能であり

前記メモリから前記データと前記反転データとを所定周期で読み出して、前記サブ画素に供給することを特徴とする請求項3に記載の電気光学パネルの駆動方法。

【請求項5】

複数の走直線と、

複数のデータ線と、

前記走直線と前記データ線の交差に対応して設けられたサブ画素と、

複数の前記サブ画素を有するメイン画素とを備え、

前記メイン 画素は、M(Mは自然数)ピットの 画像データを記憶する 1 個以上のメモリを構え、前記メモリ 1 個当 たりに対応付けられる前記サブ 画素の数が 1 を超えることを特徴とする電気光学パネル。

【請求項6】

前記メイン画素は、

前記データ線と一方の入出力端子とが接続され、他方の入出力端子が配線と接続される第1スイッチング素子とを備え、

前記配線は前記メモリに対応する1個以上の前記サブ国素を接続することを特徴とする請求項5に記載の電気光学パネル。

【請求項7】

前記メイン画素は、前記メモリと前記配線との間に設けられたスイッチング手段を構えることを特徴とする請求項6に記載の電気光学パネル。

【請求項8】

前 記 ス イ ッ チ ン グ 手 段 は 第 2 ス イ ッ チ ン グ 素 子 と 第 3 ス イ ッ チ ン グ 素 子 と を 備 え 、

前記メモリは、

前記第2スイッチング素子と一方の端子とが接続される容量と、

前記容量の一方の端子と入力端子とが接続される第1反転回路と、

前記第3スイッチング素子及び前記第1反転回路の出力端子に入力端子が接続される第2

20

30

0.

40

反転回路と、

前記第2反転回路の出力端子と前記容量の一方の端子との間に設けられた第4スイッチング素子と

を備えることを特徴とする請求項7に記載の電気光学パネル。

【請求項9】

複数の前記サブ画素の一部で構成することを特徴とする請求項5乃至8のうちいずれか1項に記載の電気光学パネル。

【請求項10】

請求項8に記載の電気光学パネルを駆動する走査線駆動回路であって、

第1 モードでは、前記メイン画素の前記第1 スイッチング素子を走査線を介して順次オン状態にし、当該オン期間において、当該メイン画素に含まれる前記サブ画素を前記走査線 に沿って順次選択し、

第2モードの書込期間において、前記第1スイッチング素子を前記走査線を介して順次オン状態にし、当該オン期間において前記第2スイッチング素子をオン状態、前記第3スイッチング素子をオフ状態とするように前記走査線を介して制御し、

第2モードの読出期間において、前記第1スイッチング素子をオフ状態、前記第4スイッチング素子をオン状態、前記第2スイッチング素子及び前記第3スイッチング素子を所定周期で排他的にオン・オフマせるように前記走査線を介して制御する

ことを特徴とする走査線駆動回路。

【請求項11】

請求項5乃至9のうちりずれか1項に記載の電気光学パネルを駆動するデータ線駆動回路であって、

クロック信号に従って開始パルスをシフトして排他的に順次アクティブとなるサンプリングパルスを生成する手段を備え、

第1モードでは、前記サンプリングバルスに基づいて、前記Nピットの画像データをアナログ信号に変換して得た画像信号を各々サンプリングして前記データ線に順次供給する一方、前記第2モードの書込期間では、前記Mピットの画像データを前記サンプリングバルスに基づいて、各々サンプリングして前記データ線に順次供給し、第2モードの読出期間にあっては動作を停止する

ことを特徴とするデータ線駆動回路。

【請求項12】

請求項5万至9のうちいずれか1項に記載の電気光学パネルを備えた電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画素にメモリ機能を備えた電気光学パネル等に関する。

[0002]

【従来の技術】

[00003]

このような液晶パネルにおいて、液晶の光透過率は印加電圧に応じて変化する。液晶容量に書き込む電圧を変化させることによって、階調を表示させる電圧 調法は周知である。一方、1つ 画素を複数のサプ 画素に分割し、これらのサプ 画素をオンオフ表示させることで階調表示を実現する面積階調法が知られている(例えば、特許文献1)。

20

30

40

20

30

40

50

[0004]

さらに、1個のサブ画素に1個のメモリを設け記憶されをデータに従って面積階調法による階調表示を行うモードと、電圧階調法によって階調表示を行うモードとを備える液晶装置も知られている(例えば、特許文献2)。

[0005]

【特許文献1】

特開2001-281628号公報(図2及び図3)

[0006]

【特許文献2】

特開2002-22957号公報(請求項1及び図4)

[0007]

【発明が解決しようとする課題】

ところで、電気光学パネルの明るさは開口率によって左右され、開口率を向上させるには メモリの占有面積が小さいことが必要とされる。しかしながら、従来の電気光学パネルに あっては、1個のサブ画素に1個のメモリが配置されていたため、表示画像が暗くなると いった問題があった。

[0008]

本発明は、上述した事情に鑑みてなされたものであり、メモリの占有面積を減少させた電気光学パネルを提供すること等を解決課題とする。

[0009]

【課題を解決するための手段】

上記課題を解決するため、本発明に係る電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられたサブ画素と、複数の前記サブ画素を有するメイン画素とを備え、前記メイン画素は、M(Mは自然数)ピットの画像データを記憶する1個以上のメモリを備え、前記メモリ1個当たりに対応付けられる前記サブ画素の数が1を超える電気光学パネルの駆動する方法であって、第1モードでは、N(N≥M、Nは自然数、)ピットの画像データに基づいて前記各サブ画素にNピットの階調を表示させ、第2モードでは、前記各メモリにMピットの画像データを記憶するとともに、前記各メモリと対応付けられた前記サブ画素にMピットの階調を表示させることを特徴とする。

[0010]

この発明によれば、第1モードでは高精細な画像を表示することができ、第2モードでは、第1モードと比較して解像度や階調数が低い画像を表示することができる。第2モードはメモリ機能を用いた表示となるから、静止画を表示する場合には、メモリの記憶内容を書き換える必要がなくなる。従って、走査線やデータ線を順次選択して駆動する必要がなくなるので、消費電力を大幅に削減することが可能となる。

[0011]

ここで、前記第1モードでは、Nビットの画像データに基づいて生成された信号を前記各サプ画素に書き込み、前記第2モードでは、前記メモリにMビットの画像データを記憶し、前記メモリから読み出した画像データに基づいて、当該メモリに接続される前記サプ画素に共通してMビットの階調を表示させることが好ましい。この場合には、第2モードにおいて、あるメモリに接続されるサプ画素はMビットの階調を表示することになるが、メイン画素は複数のメモリを備えることが可能であるから、面積階調法による階調表示が可能となる。

[0012]

さらに、前記Mビットは1ピットであり、前記第2モードにおいて前記各サプ画素の階調を2値的に表示することが好ましい。この発明によれば、メモリの構造を簡易なものにすると共に簡単な制御で第2モードの画像表示を行うことが可能となる。

[0013]

くわえて、前記メモリは、データとこれを反転した反転データを選択的に出力することが

20

30

40

50

可能であり、前記メモリから前記データと前記反転データとを所定周期で読み出して、前記サプ画素に供給することが望ましい。電気光学物質として液晶を用いる場合には、焼付現象を防止する観点より、液晶を交流駆動する必要がある。この発明によれば、第2モードにおいて、メモリから読出す電圧を基準レベルを中心に反転させることが可能となるから、液晶を交流駆動することができる。

[0014]

次に、本発明に係る電気光学パネルは、複数の走直線と、複数のデータ線と、前記走直線と前記データ線の交差に対応して設けられたサプ画素と、複数の前記サプ画素を有すするイン画素とを備え、前記メイン画素は、M(Mは自然数)ピットの画像データを記憶が1個以上のメモリを備え、前記メモリ1個当たりに対応付けられる前記サプ画素の数が1を超えるの発明によれば、メモリ1個当たりに対応付けられる前記サプ画素の数が1を超えるから、表示領域に占めるメモリの面積を削減することができる。メモリ領域は光の透過に寄与しないため、占有面積を削減することによって、開口ネを表示をできる。なができる。この結果、明るくてしかも消費電力の少ない電気光で率を提供できる。なが、メモリ1個当たりに対応付けられるサプ画素の数が1を超えるをを表してよるメモリが1個のサプ画素に対応付けられるサプ画素の数が1を超えるを表に対応できる。なが、メモリ1個当たりに対応付けられるサプ画素の数が1のサプ画素に対応付けられるリ、全体としてみれば、1以上のメモリに対応付けられている場合を含む。

【 0 0 1 5 】
ここで、前記メイン 画素は、前記データ線と一方の入出力端子とが接続され、他方の入出力端子が配線と接続される第 1 スイッチング素子とを構え、前記配線は前記メモリに対応する 1 個以上の前記サブ 画素を接続することが好ましい。この第 1 スイッチング素子は、データ線毎に設けられてもよく、1 つのメイン画素に 2 個以上の第 1 スイッチング素子が

含まれる場合もありえる。

[0016]

また、前記メイン画素は、前記メモリと前記配線との間に設けられたスイッチング手段を構えることが好ましい。このスイッチング手段によって、メモリがサブ画素と分離・接続される。

[0017]

より具体的には、前記スイッチング手段は第2スイッチング素子と第3スイッチング素子とを備え、前記メモリは、前記第2スイッチング素子と一方の端子とが接続される容量と、前記容量の一方の端子と入力端子とが接続される第1反転回路と、前記第3スイッチング素子及び前記第1反転回路の出力端子に入力端子が接続される第2反転回路と、前記第2反転回路の出力端子と前記容量の一方の端子との間に設けられた第4スイッチング素子とを備えることが好ましい。

[0018]

また、メイン 画素を前記複数の前記サブ 画素の一部で構成してもよい。すなわち、表示領域の中に、第1 モード及び第2 モードが適用される部分(メイン 画素部)と、第1 モードのみが適用される部分混在してもよい。携帯電話等では、通話を待ち受ける画面を表示するが、そのような画面は、上部又は下部にアイコン等を表示する部分がある。そこで、そのような部分にメイン画素を配置することによって、低消費電力を実現できる。

[0019]

次に、本発明に係る走査線駆動回路は、上述した電気光学パネルを駆動するものであって、第1モードでは、前記メイン画素の前記第1スイッチング素子を走査線を介して順次オン状態にし、当該オン期間において、当該メイン画素に含まれる前記サブ画素を前記走査線に沿って順次建収し、第2モードの書込期間において、前記第1スイッチング素子を前記走査線を介して順次オン状態にし、当該オン期間において前記第2スイッチング素子をオン状態、前記第8スイッチング素子をオフ状態、前記第8スイッチング素子をオン状態、前記第2スイッチング素子をオン状態、前記第2スイッチング素子をオン状態、前記第2スイッチング素子をオン状態、前記第2スイッチング素子をオン状態、前記第2スイッチング素子をオン状態、前記第3スイッチング素子を所定周期で排他的にオン・オフマせるように前記走

40

50

査線を介して制御することを特徴とする。

[0020]

この発明によれば、第1モードにおいては各サブ画素を順次選択することができ、第2モードの書込期間ではメモリにデータを書き込み、第2モードの読出期間では、メモリからデータと反転データを交互に読み出して各サブ画素に供給することが可能となる。

[0021]

次に、本発明に係るデータ線駆動回路は、上述した電気光学パネルに用いられ、クロック信号に従って開始パルスをシフトして排他的に順次アクティブとなるサンプリングパルスを生成する手段を備え、第1モードでは、前記サンプリングパルスに基づいて、前記Nピットの画像データをアナログ信号に変換して得た画像信号を各々サンプリングして前記データ線に順次供給する一方、前記第2モードの書込期間では、前記Mピットの画像データを前記サンプリングパルスに基づいて、各々サンプリングして前記データ線に順次供給、第2モードの読出期間にあっては動作を停止する。このデータ線駆動回路によれば、高精細な表示が要求される場合には、下ででいる場合では、書込期間のみ動作して読出期間は動作を停止するから、消費電力を大幅に削減することができる。

[0022]

次に、本発明に係る電子機器は、上述した電気光学パネルを構える。例えば、液晶装置、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。

[0023]

【発明の実施の形態】

以下、本発明の実施形態について図面を参照して説明する。

< 1. 第1実施形態>

<1-1:液晶装置の全体構成>

まず、本発明の実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化により所定の表示を行う透過型の液晶装置である。この液晶装置では、メイン画素 P が 4 つのサブ 画素 P ら から構成される。 そして、第1モードでは、各サブ 画素 P ら に 階調に応じた電圧を書き込んで 画像を表示する一方、第2モードでは、各サブ 画素 P らを 2 値で駆動して 面積 階調法による 画像表示を行う。

[0024]

図1は実施形態に係る液晶装置の全体構成を示すプロック図である。この液晶装置は、液晶パネルAA、及びタイミング発生回路300を構える。液晶パネルAAは、その素子基板上に画素領域A、走査線駆動回路100Aおよびデータ線駆動回路200を構える。

[0025]

この液晶装置に供給される入力画像データDは、例えば、 8 ピットパラレルの形式である。タイミング発生回路 3 0 0 は、入力画像データDに同期してYクロック信号CKY、反転Yクロック信号CKYB、 Y転送開始パルスSPYを生成して、走査線駆動回路 1 0 0 A およびデータ線駆動回路 2 0 0 に供給する。

[0026]

つこで、Yクロック信号CKYは、走査線2を選択する期間を特定し、反転Yクロック信号CKYBはYクロック信号CKYの論理レベルを反転したものである。Xクロック信号CKXは、データ線3を選択する期間を特定し、反転Xクロック信号CKXBはXクロック信号CKXBはXクロック信号CKXの論理レベルを反転したものである。

[0027]

20

30

40

50

にあいては、サブ画素PSが形成されている。以下の説明では、サブ画素PSを特定するため、走査線の組番号をY(走査線を図1に示すように2ーYVで表すときの「Y」)、データ線の番号をX(データ線を図1に示すように3ーXで表すときの「X」)としたとき、走査線2ーY2に対応するサブ画素をPS(X、Y1)で表すものとし、走査線2ーY3に対応するサブ画素をPS(X、Y2)で表すものとする。

[0028]

< 1 - 2 : 画素構成>

図 2 は、走査線 2 - n 1 \sim 2 - n 6 とデータ線 3 - m 及び 3 - m + 1 との交差に対応して形成 τ れるメイン 画素 P の詳細 な構成を示す 回路 図である。この 図に示すようにメイン 画素 P は、 4 個のサプ 画素 P S (m、 n 1)、 P S (m、 n 2)、 P S (m + 1、 n 1) 及 ひ P S (m + 1、 n 2)、 T F T 5 0、 T F T 6 1、 及びメモリ M a、 M b を 備 える。

[0029]

サブ画素PS(m、n1)は、TFT51、蓄積容量52、及び液晶容量53を有する。液晶容量53は、画素電極、対向電極、及びされらの間に充填される液晶により構成される。他のサブ画素PSもサブ画素PS(m、n1)と同様に構成されている。

[0030]

左上端のTFT50は、ゲートが走査線2-n1に接続され、ソースがデータ線3-mに接続され、さらにドレインがサブ画素PS(m、n1)及びPS(m、n2)に接続される。TFT50は、第1モードにおける画像信号の書込期間及び第2モードにおける画像データの書込期間においてオン状態となり、表示期間においてオフ状態となる。TFT50は、走査線2-n1によって供給される走査信号Gnによって制御される。

[0031]

TFT60及び61は、メモリMのとサブ国素PS(m、n1)及びPS(m、n2)を接続するか否かを制御するために用いられる。TFT60のゲートは走直線2-n4に接続され、そのソースはTFT50のドレインと接続され、さらに、そのドレインはメモリMのと接続される。TFT61のゲートは走直線2-n5に接続され、そのソースはTFT50のドレインと接続され、さらに、そのドレインはメモリMのと接続される。TFT60のオン・オフは、信号Gmon1によって制御され、TFT61のオン・オフは、信号Gmon2によって制御される。

[0032]

メモリMのは、容量62、インパータ63及び64、並びにTFT65を備える。TFT65がオンしていれば、インパータ63及び64によってラッチ回路が形成される。従って、容量62の電圧が保持されることになる。一方、TFT65がオフしていれば、ループが形成されていないので、容量62に電圧を書き込むことが可能となる。従って、容量62に電圧を書き込んだ後に、TFT65をオンさせれば、容量62に書き込んだ電圧を保持できる。すなわち、メモリMのは1ピットメモリとして機能する。TFT65のオン・オフは走査線2-n6を介して供給される信号GMFWnによって制御される。信号GMFWnは、ローレベルでデータの書き込みを指示し、ハイレベルでデータの読み出し(保持)を指示する。

[0033]

この例では、第2モードにおいて、メモリMの及びMbに各々1ピットのデータを記憶し、メモリMのの記憶内容に従って、サブ画素PS(m、n1)及びサブ画素PS(m、n2)の階調を制御する。これによって、メイン画素Pはオンとなるサブ画素PSの数に応じた 調を表示することが可能となる。具体的には、メモリMのに記憶されるデータをDの、メモリMbに記憶されるデータをDbとし、前記データが1のとき黒を、0のとき白を表示するものとすると、Dの=Db=1で4つのサブ画素PSが黒、Dの=1、Db=0マ4つのサブ画素PSが白となり、3階

調の表示が可能となる。

[0034]

図2に示す例では、メモリM α . M b に 1 ピットのデータを記憶したが、図 3 (A)に示すようにメモリにM ピットのデータを記憶するようにしてもよい。ここで、入力画像データ D の ピット数を N 2 すれば、N \ge M (N、Mは自然数) 2 なる。すなわち、第 1 モードにおいては、各サプ 画素 P 3 に N 2 ツット表示し(3 下 階調を表示)、第 3 とモードにおいては 4 個のメモリを接続されたサプ 画素(この例では 4 個)にM 2 ツット表示する。図 4 (A)におけるメイン画素 P は 4 個のサプ 画素 P 4 を含む 4 のであったが、図 4 (B)に示すように 4 個のサプ 画素 P 4 を含むメイン画素 P を想定してもよい。

[0035]

第2モードにおける表示は、第1モードに比較して解像度及び表示 調が劣化するが、メモリMの、Mbに階調を記憶しているから、各サブ画素PSを走査して画像信号を書き込む必要がない。従って、走査線駆動回路100A及びデータ線駆動回路200をクロック信号に同期して動作させる必要がなくなるから、消費電力を大幅に削減することが可能となる。特に、携帯電話機やPDA等の携帯用の電子機器では、複数のアイコンを備えた要なニュー画面を表示している期間がある。このようなメニュー画面を表示するために必要な解像度や表示 調は、動画像を表示する場合と比較して低い性能で足りる。従って、メニュー画面等を第2モードで表示させることにより、利用者から見た画像品質を損なうことなく、バッテリーで動作する時間を長時間化することが可能となる。

[0036]

<1-3:走査線駆動回路の構成>

図4は走査線駆動回路100Aの構成を示すプロック図であり、図5は走査線駆動回路100Aの単位シフト回路Uの2n-1~Uの2n+1及び論理ユニットUbnの構成を示す回路図である。これらの図に示すように走査線駆動回路100Aは、シフトレジスタ110、論理回路群120、及びインパータ130を備える。

[0037]

[0038]

[0039]

< 1 - 4 : データ線駆動回路の構成>

図のはデータ線駆動回路200の構成を示す回路図である。この図に示すように、データ線駆動回路200は、シフトレジスタ210、選択回路群220、DAコンパータ230、デジタルパッファ240、スイッチ231、232、241、242、及び信号線25

10

20

30

40

30

40

50

0 を備える。

[0040]

シフトレジスタ210は、K+1個の単位シフト回路Uc1~UcK+1を構え、Xクロック信号CKX及び反転Xクロック信号CKXBに同期して、X転送開始パルスSPXを順次シフトして、シフト信号Gc1~GcK+1を各々出力する。単位シフト回路Uc1~UcK+1は、クロックドインパータ211及び212、並びにインパータ213を備える。この構成は、データ線駆動回路100のシフトレジスタ110と同様であるので、説明を省略する。

[0041]

選択回路群220は、K個の選択ユニットUd1~UdKを構える。各選択ユニットUd1~UdKは、ナンド回路221、インバータ222及びサンプリングスイッチ223を構える。ナンド回路221には、Xクロック信号CKXの半周期だけアクティブ期間が重なった信号が、各単位シフト回路Uc1~UcK+1から供給される。従って、サンプリング信号SP1~SPKは、アクティブ期間がXクロック信号CKXの半周期であり、且っ、排他的にアクティブとなる。

[0042]

信号GMemは、第2モードの書込期間においてハイレベルになる一方、第1モード及び第2モードの読出期間においてローレベルになる。スイッチ241及び242は、信号GMemがハイレベルの期間においてオン状態となる一方、ローレベルの期間においてオフ状態となる。また、スイッチ231及び232は、スイッチ241及び242と排他的にオン・オフが切り替わるように構成される。

[0043]

従って、信号Gmemが第2モードの書込期間を指示するときは、図に示すようにスイッチ241及び242がオン状態となり、デジタルパッファ240を介して画像データDが信号線250に供給される。一方、信号Gmemが第1モードを指示する場合には、DAコンパータ280を介して、画像信号が信号線250に供給される。

[0044]

< 1 - 5 : 液晶装置の動作>

<1-5-1:第1モード>

液晶装置の動作状態には、画像信号による表示を行う第1モードと画像データによる表示を行う第2モードとがある。図7に、第1モードにおける各種信号のタイミングチャートを示す。第1モードにおいては、メモリMの及びMbを使用しない。このため、信号GMON1及びGMON2はローレベルとなり、図2に示すサブ画素PSとメモリMの及びMbは分離される。

[0045]

信号C1は、単位シフト回路U2nによってYクロック信号CKYの半周期だけ遅延され信号C2として出力される。ナンド回路121は、信号C1と信号C2を反転した信号C2Bとの論理積を反転して出力する。このため、信号C4は、信号C1がアクティブとなる期間T1の前半期間T2でローレベルとなる。また、ナンド回路122は、信号C2と信号C3Bとの論理積を反転して出力する。従って、信号C5は、期間T1の後半期間T3でローレベルとなる。

[0046]

一方、ナンド回路128及び124は、信号Gmenbがローレベルであるとき、信号C4及びC5を反転して出力する。信号Gmenbは第1モードにおいてハイレベルとなるから、ナンド回路123及び124から出力される信号Gn-1及び信号Gn-2は、期間T2及び期間T3において、各々ハイレベル(アクティブ)となる。また、信号Gmemは第1モードにおいてローレベルになっているので、ナンド回路125から出力される信号Gmrwnはハイレベルとなる。

[0047]

図8は図7に示す期間T3における画像信号の経路を示す概念図である。期間T3にあっ

ては、走査信号GN及びGN-2がアクティブとなるため、図8に示すように、TFT5 O 及びTFT54かオン状態となる。従って、サンプリング信号Smがサブ画素PS(m 、 n 2) に書き込まれ、サンプリング信号 8 m + 1 がサブ 画素 P S (m + 1 、 n 2) に書 き込まれることになる。

[0048]

第1モードにおいては、図6に示すスイッチ231及ひ232がオン状態となるので、サ ンプリング信号Sm及びSm+1は階調を示すアナログ信号となる。従って、蓄積容量及 び液晶容量には、階調に応じた電圧が印加されることになる。そして、期間T8が終了す ると、TFT50及びTFT54がオフ状態となり、蓄積容量52及び液晶容量58に印 加された電圧が保持されることになる。これにより、画像表示が可能となる。

[0049]

<1-5-2:第2モード>

次に、第2モードにおける液晶装置の動作を、メモリMの及びMLへのデータを書き込む 書 込 期 間 と そ れ ら か ら デ ー タ を 読 み 出 す 読 出 期 間 と に 分 け て 説 明 す る 。 図 9 は 第 2 モ ー ド の書込期間における液晶装置の動作を示すタイミングチャートである。

[0050]

書込期間におりては、信号Gmembがローレベルとなるから、ナンド回路128及び1 24の出力信号である信号Gn-1及びGn-2は常にハイレベルとなる。また、ナンド 回路125には信号Gmemが供給されるが、書込期間において信号Gmemはハイレベ ルとなるから、信号GMPWNは信号C1と信号C2の論理積を反転したものとなる。従 って、信号GMPWNは、期間T3においてローレベルとなる。

20

10

[0051]

図10は図9に示す期間T3における画像信号の経路を示す概念図である。期間T3にあ っては、走査信号GN、GN-1及びGN-2がアクティブとなる他、信号GMON1が アクティブとなるため、図10に示すように、TFT50、TFT51、TFT54、及 びTFT60がオン状態となる。従って、信号8mがサブ画素PS(m、n1)、PS(m、n 2) 及びメモリMaに書き込まれ、信号 8 m + 1 がサブ画素 P S (m + 1 、n 1) 、PS(m+1、n2)及びメモリMbに書き込まれる。また、期間T8におりて信号G mon2と信号Gmkwnがローレベルとなるので、TFT61及び65はオフ状態とな る。このため、TFT65を介して論理レベルの異なる電圧が容量62に書き込まれるこ ともなり。

30

[0052]

図11は、第2モードの読出期間における液晶装置の動作を示すタイミングチャートであ る。まず、第2モードの読出期間においては、Yクロック信号CKYがローレベルとなり Y転送開始パルスSPYが走査線駆動回路100Aに供給されない。従って、シフトレ シスタ110は動作しない。このため、信号C1及びC2はローレベルとなり、信号C2 B、CSB、C4及びC5はハイレベルとなる。また、信号Gmembはローレベルとな るから、信号Gn-1及びGn-2は八イレベルとなる。

[0053]

次に、信号GMPWNは、信号C1、C2及びGMEMの論理積を反転したものであるが ら、人イレベルとなる。さらに、図11に示す例では、信号Gmon1及びGmon2は 1フィールド周期1Vで反転する。これは、液晶へ印加する電圧を交流化するためである 。なお、反転周期は1水平走査周期の整数倍であってもよい。

40

[0054]

図12は図11に示す期間T4における画像信号の経路を示す概念図である。期間T4に あっては、走査信号GNがローレベルとなり、TFT50はオフ状態になるから、データ 号Gmon1がハイレペルとなり、TFT60はオン状態になる。また、信号Gn-1及 び信号Gn-2はハイレペルとなるので、TFT51及びTFT54がオン状態となる。 従って、読出期間にあっては、メモリMaから読み出された2値の電圧がサブ画素PS(

20

30

40

50

[0055]

[0056]

このように、本実施形態に係る液晶パネルAAによれば、第1モードにおいて入力画像データDのピット数Nに応じた階調を各サブ画素に表示させることができる一方、第2モードにおいては、メモリMAのピット数に応じ画像を面積 調法によって表示させることができる。さして、表示画像に求めらる品質に応じて第1モードと第2モードを切り替えることによって、利用者から見た画像品質を劣化させることなく消費電力を大幅に削減できる。さらに、この液晶パネルAAによれば、複数のサブ画素で1個のメモリを兼用したから、メモリの占有面積を減少して開口率が向上する。この結果、液晶パネルAAは低消費電力でしかも明るい画像を表示することが可能となる。さらに、構成を簡易なものとしたので、不良率を下げることができる。

[0057]

< 1 - 6 : 液晶パネルAAの機械的構成></p>

図13は、液晶パネルAAの構成を示す斜視図であり、図14は、図13における区一区、線の断面図である。これらの図に示されるように、液晶パネルAAは、画素電極6等が形成されたガラス等の素子基板151と、共通電極158等が形成されたガラス等の透明な対向基板152とを、スペーサ153が混入されたシール材154によって一定の間隙を保って、互りに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶155を封入した構造となっている。なお、シール材154は、対向基板152の基板周辺に沿って形成されるが、液晶155を封入するために一部が開口している。このため、液晶155の封入後に、その開口部分が封止材156によって封止されている。

[0058]

ここで、素子基板151の対向面であって、シール材154の外側一辺においては、データ線駆動回路200が形成されて、Y方向に延在するデータ線3を駆動する構成となっている。さらに、この一辺には複数の接続電極157が形成されて、図示せぬタイミング発生回路からの各種信号や画像信号を入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路100Aが形成されて、X方向に延在する走査線2をそれでれ両側から駆動する構成となっている。

[0059]

一方、対向基板152の共通電極158は、素子基板151との貼合部分における4隅のうち、少なくとも1箇所において設けられた導通材によって、素子基板151との電気的導通が図られている。ほかに、対向基板152には、液晶パネルAAの用途に応じて、例えば、第1に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂プラックなどのプラックマトリクスが設けられ、第3に、液晶パネルAAに光を照射するパックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにプラックマトリクスが対向基板152に設けられる。さらに、対向基板152の周辺領域には光を遮光する遮光膜が形成されており、これにより非表示領域である額縁が形成されるようになっている。

[0060]

くわえて、素子基板151および対向基板152の対向面には、それぞれ所定の方向にラ

50

ピング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がされざれ設けられる。ただし、液晶155として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。

[0061]

なお、データ線駆動回路200、走査線駆動回路100A等の周辺回路の一部または全部を、素子基板151に形成する替わりに、例えば、TAB(TaPe Automate む Bondin汆)技術を用いてフィルムに実装された駆動用ICチップを、素子基板151の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(ChiP On GraSS)技術を用いて、素子基板151の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。

[0062]

< 2. 第2実施形態>

第2実施形態に係る液晶装置は、メイン画素Pが3つのサブ画素PSを構える点、及び走 直線駆動回路100Aの替わりに走直線駆動回路100Bを用いる点を除いて、第1実施 形態の液晶装置と同様に構成されている。

[0063]

図15は、第2実施形態の画素構成を示す概念図である。この図に示すようにメイン画素 P は L 守型の形状をしており、3個のサブ画素 P Sを構えている。 せして、1 画素当たり 2個のメモリを有する。 一方のメモリには1 個のサブ 画素 P Sの階調を制御するためのデータが記憶され、他方のメモリには2個のサブ 画素 P Sの階調を制御するためのデータが記憶される。

[0064]

図16は、画素の構成を示す回路図である。メイン画素P1はサブ画素PS(m、n)、PS(m+1、n)、及びPS(m+1、n+1)を含み、メイン画素P2はサブ画素PS(m、n)、及びPS(m+1、n+2)を含む。この例において、信号Gmrw(n)は、メイン画素P1に含まれるメモリMのn及びメモリMbnへのデータの書込・読出を制御する一方、信号Gmrw(n+1)は、メモリMのn+1及びメモリMbn+1へのデータの書込・読出を制御する。また、信号Gc1はメイン画素P1に対する信号Sm及びSm+1の書き込みを制御する。

[0065]

メイン画素 P 1 に着目すると、この例では、第2 モードにおいて、メモリ M α n β な M α n β と N α n α n β と N α n α n β と N α n α n α n β に N α n α

[0066]

図17は走査線駆動回路100Bの構成を示す回路図であり、図18は第1モードにおける液晶装置の動作を示すタイミングチャート、図19は第2モードの書込期間における液晶装置の動作を示すタイミングチャート、図20は第2モードの読出期間における液晶装置の動作を示すタイミングチャートである。ここで図17~図20においては、図16の

30

40

50

等価回路図をn=1とした場合で説明する。

[0067]

第1モードにおいて信号Gcl、Gc2、 の順に走査線2が順次選択され、信号Gl、G2、 が順次アクティブになると、期間七1においてサブ画素PS(m、1)及びPS(m+1、1)に信号電圧(図18中の「1行目信号」)が書き込まれる。これに続く期間七2において信号電圧(図18中の「2行目信号」)がサブ画素PS(m、2)及びPS(m+1、2)に書き込まれ、さらに、期間七8において信号電圧(図18中の「3行目信号」)がサブ画素PS(m、8)及びPS(m+1、8)に書き込まれる。また、第1モードにおいて、信号Gmon(1、1)、信号Gmon(1、2)、信号Gmon(1、3)及びGmon(1、4)はローレベルとなり、各メモリと各サブ画素PSとが分離される。

[0068]

次に、第2モードの書込期間においては、図19に示すように信号GMON1がハイレベルとなる一方、信号GMON2がローレベルとなるから、TFT60がオン状態となり、かつTFT61がオフ状態となる。そして、期間七2、七8、 において信号GMPW1、GMPW2、 は順次アクティブとなる。従って、期間七2においてSM、SM+1に中加されたデータが夫々メモリMの1、Mb1に書き込まれ、期間七8においてSM、Sm+1に中加されたデータが夫々メモリMの2、Mb2に書き込まれる。

[0069]

次に、第2モードの読出期間においては、Yクロック信号CKYが供給されず、走査線駆動回路100Bは動作を停止する。このため、信号Gc1、Gc2、 はローレベルとなり、信号G1、G2、 はハイレベルとなる。一方、信号Gmon1と信号Gmon2とは、1フィールド周期1Vで反転する。期間T4にあっては、信号Gmon1がアクティブになるから、容量62の電圧が各サブ画素PSに書き込まれる一方、期間T5においては信号Gmon2がアクティブになるから容量62の電圧を反転した電圧が各サブ画素PSに書き込まれる。これによって、液晶に印加する電圧を反転させることが可能となる。【0070】

第2実施形態の液晶パネルAAによれば、第2モードにおいて 調数を増加させることができるともに、表示画像に求めらる品質に応じて第1モードと第2モードを切り替えることによって、利用者がら見た画像品質を劣化させることなく消費電力を大幅に削減できる

[0071]

< 8. 応用例>

<3-1:素子基板の構成など>

上述した各実施形態において、画素領域Aの一部にメモリMの及びMbを搭載した領域と、サプ画素Psのみを配設した領域を設けてもよい。とくに、第2モードの低精細の表示で足りる部分にメイン画素Pを配置するようにすればより。

上述した各実施形態においては、液晶パネルAAの素子基板151をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子やデータ線駆動回路200、および走査線駆動回路100A、100Bの素子を構成するものとして説明したが、本発明はこれに限られるものではない。

本発明は、TFTを用いて、液晶パネルの駆動に必要な全ての周辺回路を素子基板上に形成した液晶パネルに適用する事が出来る。また、前記周辺回路ばかりでなく、マイクロプロセサ、メモリ、インターフェース回路、コンパータ、タイミングジェネレータや画像処理回路等を素子基板上に形成した液晶パネルにも本発明を適用することが出来る。これらの技術は、「システム・オン・グラス(8ystem on 9l ass)」、あるいは、「システム液晶」と呼ばれている。

[0072]

例えば、素子基板151を半導体基板により構成して、当該半導体基板の表面にソース、

ドレイン、チャネルが形成された絶縁ゲート型電界効果トランデスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板151を半導体基板により構成する場合には、透過型の表示パネルとして用いることとができないため、画素電極6をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板151を透明基板として、画素電極6を反射型にしても良い。

[0073]

[0074]

また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(SuPek TwiSted Nematic)液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、有機発光ダイオード(OLED)素子或いはエレクトロルミネッセンス(EL)素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。

[0075]

図21に有機発光ダイオード素子を用いた電気光学パネルの画素の構成を一例として示するのと1に示すメイン画素P、が図2に示すメイン画素Pと相違するのは、以下の点である。第1にOLED素子73及び75に電流を供給するための電流供給線80を設けた点、第2に蓄積容量52及び55並びに液晶容量53及び56の替わりに、PチャネルのTFT72及び74並びにOLED素子73及び75を設けた点、第3にGMOn2で制御される系をなくした点である。TFT72及び74は、それらのゲート電圧がローレベスになるとオン状態となり電流供給線80から電流をOLED素子73及び75に供給する。これにより、サブ画素PSはオンする。これにより、階調が2値的に制御されることになる。OLED素子はDCによって駆動されるので、液晶を駆動する場合と異なり極性反転をする必要が無いく、このためメモリとサブ回路との接続を制御する信号GMONは一つだけで良い。

[0076]

さらに、上述した実施形態は、プラズマディスプレイ表示装置等にも適用可能である。す なわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用 可能である。

[0077]

< 3 - 2 : 電子機器>

< 3 - 2 - 1 : モバイル型コンピュータ>

次に、この液晶パネルAAを、モバイル型のパーソナルコンピュータに適用した例について説明する。図22は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を構えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル1005の背面にパックライトを付加することにより構成されている。

[0078]

< 3 - 2 - 3 : 携帯電話>

さらに、この液晶パネルAAを、携帯電話に適用した例について説明する。図28は、この携帯電話の構成を示す斜視図である。図において、携帯電話1800は、複数の操作ポタン1802とともに、反射型の液晶パネル1005を構えるものである。この反射型の液晶パネル1005にあっては、必要に応じてその前面にフロントライトが設けられる。

[0079]

20

80

40

40


なお、図22及び図28を参照して説明した電子機器の他にも、液晶テレビや、ビューファイング型、モニタ直視型のビデオテープレコーグ、カーナビグーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを構えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもなり。


【図面の簡単な説明】


- 【図1】本発明の第1実施形態に係る液晶装置の全体構成を示すプロック図である。
- 【図2】同装置において走査線2-n1~2-n6とデータ線3-m及び3-m+1との交差に対応して形成されるメイン画素Pの詳細な構成を示す回路図である。
- 【図3】同装置におけるメイン画素Pとサブ画素PSの関係を説明するための概念図であ 103。
- 【図4】同装置の走査線駆動回路100Aの構成を示すプロック図である。
- 【図5】同装置の走査線駆動回路100Aの単位シフト回路Uの2n-1~Uの2n+1及び論理ユニットUbnの構成を示す回路図である。
- 【図6】同装置のデータ線駆動回路200の構成を示す回路図である。
- 【図7】同装置の第1モードにおける各種信号のタイミングチャートである。
- 【図8】同装置の第1モードにおける書込期間の信号の流れを示す概念図である。
- 【図9】同装置の第2モードにおける書込期間の動作を示すタイミングチャートである。
- 【図10】同装置の第2モードにおける書込期間の信号の流れを示す概念図である。
- 【図11】同装置の第2モードにおける読出期間の動作を示すタイミングチャートである 20
- 【図12】同装置の第2モードにおける読出期間の信号の流れを示す概念図である。
- 【図18】同装置の液晶パネルAAの構成を説明する斜視図である。
- 【図14】同装置の液晶パネルAAの構造を説明するための一部断面図である。
- 【図15】第2実施形態に係る液晶装置の画素構成を示す概念図である。
- 【図16】同装置の画素の詳細な構成を示す回路図である。
- 【図17】同装置の走資線駆動回路100Bの構成を示す回路図である。
- 【図18】同装置の第1モードにおける動作を示すタイミングチャートである。
- 【図19】同装置の第2モードにおける書込期間の動作を示すタイミングチャートである
- 【図20】同装置の第2モードの読出期間における動作を示すタイミングチャートである
- 【図21】OLED素子を用いた電気光学パネルの囲素構成の一例を示す回路図である。
- 【図22】液晶パネルAAを適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
- 【図23】液晶パネルAAを適用した電子機器の一例左3携帯電話の構成を示す斜視図である。


【符号の説明】


A A 液晶パネル、A 画素領域、2 走査線、3 データ線、6 画素電極、50 TFT (スイッチング素子)、100A、100B 走査線駆動回路、200 データ線 駆動回路、PS サプ画素PS、P メイン画素、50 TFT (第1スイッチング素子)、60 TFT (第2スイッチング素子)、61 TFT (第3スイッチング素子)、62 容量、63、64 インパータ(第1、第2反転回路)、65 TFT (第4スイッチング素子)。





























【図 1 0 】







【図12】




【図13】





[図14]





【図 1 5 】




















フロントページの続き

(51) Int. CI. 7					FΙ							テーマ	コード	(参考)
						3090	3 3/	'20	623	Н				
						3090	3 3/	'20	623	L				
					G09G 3/2			'20	624B					
					3090	G 3/20	'20	631R						
						3090	3 3/	'20	641	C				
						3090	3 3/	'20	641	G				
						3090	3 3/	'20	641	P				
						3090	3 3/	'20	650	Μ				
					3090	3/20	'20	6 6 0 U						
				ŀ	105E	33/	14		A					
F ターム(参考)	3K007	AB17	BA06	DB03	GA04									
	5C006	AA02	AA09	AA12	AA16	AA22	AC27	AC28	AF05	AF36	AF68			
		AF69	AF83	BB16	BC12	BC20	BF03	BF11	BF26	BF27	EB05			
		FA04	FA44	FA47	FA56									
	5C080	AA06	AA10	BB05	CC03	DD22	DD26	EE26	EE27	EE28	FF11			
		HH09	JJ02	JJ03	JJ04	JJ06	KK04	KK07						